SPI时钟最低保证值是8M，采样速率为fSCLK/16，即保证最低500ksps。
实际fSCLK最小典型值为0.8M，但是不保证。
【 在 AIREE (YY) 的大作中提到: 】
: 标 题: Re: 请教，SPI接口ADC，如果时钟输入远低于典型输入时钟范围
: 发信站: 水木社区 (Thu Oct 14 06:03:23 2021), 站内
:
: 您说的都对
: 可我是量产的板子，以前用adc128s022，买不到了，用s102替换，引脚兼容。担心驱动不兼容，所以上来问一下大佬们
: 【 在 dismoon 的大作中提到: 】
: : 其实别人那个SPI复用的建议不是比你用GPIO模拟SPI更节省IO口吗？
: : 你弄个模拟，横竖要3个IO吧，SPI复用，你只要多用一个IO做ADC的CSN，你本来就用到的SPI接3根线过去，就行，只多用了一个
: :
: --
:
: ※ 来源:·水木社区
http://m.mysmth.net·[FROM: 112.238.125.*]
--
修改:redleaves FROM 124.205.76.*
FROM 124.205.76.*