水木社区手机版
首页
|版面-电路设计与调试(Circuit)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 借人气,有没有大拿熟悉FPGA时序约束的?
veriloghdl
|
2021-08-10 23:02:14
|
你就设一下呗,别太离谱的
【 在 rliw 的大作中提到: 】
: 不知道我我能否查看取消掉约束后,实际的延迟
: 是多少。我感觉不是没检查。。
: 【 在 veriloghdl 的大作中提到: 】
: ...................
--来自微水木3.5.11@PCT-AL10
--
FROM 101.40.138.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版