我觉得要看数量可以出个统计功能，比如GND(123)就挺好。fgpa动辄上百个GND，一面铺开也不太可能一个个的去数。说到这个我想起来，虽然我好久不用了，但依稀记得allegro好像是不支持pin name重复的，尽管orcad支持。所以vcc/gnd都得编个号，看起来跟总线似的，倒是确实也不用数了...

另外没双标，vcc，vccint，vccio，当然也是要摞起来的。另外reserved，nc等等也一样。起码我做的封装是按照这个风格做的。除了pin number那里糊成一块让我不太舒服外，其他都感觉良好。

摞电阻这个操作我还没见过，但讲真，如果原理图上能有清晰标注，我觉得可以支持。总线匹配电阻，去耦电容，这些都是大数量简单重复的东西，没道理不可以简化。比如总线可以合并，那终端电阻应该也可以。如同你说的，原理图是给人看的，只要能做到简洁清晰无歧义，那就是应该提倡的方向。我就非常烦画一页的去耦电容。原理图上也无法描述每颗电容具体是放哪个vcc pin，不同容值怎么组合。那画这么多干嘛，这一页关键的内容就2个，什么容值需要多少颗，直接写张bom几个数字不就行了。ctrl c ctrl v一顿操作拉出来一大页，就是在浪费人的心智，不管是画图的还是看图的人。

你说的情况是不同芯片了，只是提供了向下兼容。原则上应该给兼容芯片重做封装，不然你拿着EPM570T100的封装，把标签改成AG576然后在GND上拉GPIO，你自己看着也不舒服啊。

最后，这个例子在coding里面还确实能找到相似的例子。最典型的就是Java，那代码描述能力，做点事情动不动就写的又臭又长，以至于IDE不得不进化出先进智能的自动化能力，帮你自动生成又臭又长的代码框架，然后再贴心的帮你缩写隐藏掉这些无聊的框架代码，让你只看核心部分。在我看来这么搞就是脱裤子放屁。削减冗余信息，提高信息密度，在任何时候都是很重要的事情，因为我们人的带宽只有10bps。

至于你说的这些个问题，我认为只是细节还没做到位，并不涉及本质。原理图最早是手绘的，eda工具也只是复现了这个过程。但现在ic功能越来越多越来越复杂，现在是可以有更好的描述方式的。只不过这个好像没有一个国际化组织推个什么标准出来，也没有看见类似Python PEP的提案讨论机制，基本上就是各家大厂自己定的内部规范。那我觉得由爱好者占主体的kicad来搞搞也没啥不好啊。这个起码是一个旺盛的社区，比如我以前也是相当鄙视Arduino和raspberry pi的，现在还不是真香...

【 在 spadger 的大作中提到: 】
: 原理图是给人看的，GND管脚数量也是个重要信息，像MCU/FPGA这种多个电源脚的芯片，
: 常规方法是GND/VCCINT/VCCIO放在一个Part里面，但是不要摞起来。摞起来只会给阅读
: 者造成困扰。
: ...................
--
FROM 180.111.49.*