原理图是给人看的，GND管脚数量也是个重要信息，像MCU/FPGA这种多个电源脚的芯片，
常规方法是GND/VCCINT/VCCIO放在一个Part里面，但是不要摞起来。摞起来只会给阅读
者造成困扰。

退一步，GND摞起来，和GND配套出现的VCCINT/VCCIO为啥不摞起来呢？这不是双标么，
所以摞GND就是陋习。

再举个稍微极端点的例子，EPM570T100这颗CPLD，它的37和39脚都是GND，然而国产替代芯片AG576上面37和39脚都可以当IO用，这时候摞GND显然就不合适了。

我还见过别人原理图摞电阻的，3个并联的电阻，原理图上看到就一个，和PCB对了半天
才发现电阻在原理图里面是摞起来的，这也是陋习，给别人挖坑的。

类比写代码，缩进混用TAB/SPACE，一行超过200个字符，你说不能用吧，好像也不是，但是看上去就是不舒服。

【 在 lvsoft (Lv(The Last Guardian)) 的大作中提到: 】
: 不是，我不理解把GND合一起有啥问题？原理图描述的就是逻辑连接关系啊，具体怎么连线那是layout的事啊。而且GND能有啥特殊的连线，又不是把PGND,AGND,DGND一股脑合一起。真有特殊需求，肯定得用不同pin name的啊。总不能全用GND，然后一个脚注小字跟你说某个妖艳贱货的G
: 有人喜欢symbol跟芯片物理布局一样，我也喜欢这样。这样设计的时候可以带着布线问题一起规划资源分配。这种情况下把gnd合一起是挺不能接受的。但大趋势是symbol就是不应该管芯片引脚布局，完全按照逻辑上怎么舒服怎么来啊。又不是kicad这么干，行业标杆orcad也这样呀。
--
修改:spadger FROM 222.90.31.*
FROM 222.90.31.*