FPGA用无源晶振能省下一块多钱，相比带来的麻烦和可靠性下降，完全不值得。
然而在MCU上完全没有这个问题，FPGA没有理由做不到。


【 在 feiy (null) 的大作中提到: 】
: 所用的FPGA/CPLD逻辑复杂吗，需要用到的频率频率精度的要求高吗？
: 如果要求不高，只是需要要一个粗略频率的时钟，那么可以利用 反相器输出输入连接+
:  延时 的原理产生一个时钟，即： FPGA/CPLD的一个反相器逻辑，输出输入相接 + 走线
: ...................
--
FROM 222.90.82.*