使用的FPGA（K7325T），init_calib_complete 不拉高，但是CAS和CS有规则波形，是DDR3时钟-800MHz的4分之1，请调过的老师点播一下，实在是么有思路。。。
--
FROM 219.228.146.*