fpga上弱耦合的差分线基本都没有问题，线如果太长的话效果会不太好而已。

市场上卖的fpga some lvds线或hpio bank都是这么搞的，一般做单端问题都不大。

【 在 nlgdczm 的大作中提到: 】
: 那要跑IO能支持的最大的200M呢。。。
--
FROM 101.229.127.*