FPGA里主时钟100MHz， 一个信号周期是1.056789s，然后产生一个宽度是10ns的脉冲，周而复始，
这个信号是系统复位完成后就开始的，  另外一个信号是外部输入信号，输入的时刻是系统完成复位后的某个不确定时刻， 周期是0.5s, 然后产生一个10ns的脉冲， 现在的问题是系统长时间运行后，这两个10ns脉冲肯定会重叠吗？ 重叠的条件和几率该怎么算？  
--
FROM 202.122.36.*