你这脉冲能找到根本输出的原因吗，老是补洞也不是个办法
初始化的时候有没有使用外部晶振或者只是用内部晶振试试看
【 在 nlgdczm 的大作中提到: 】
: rt，
: 前情提要：
https://m.newsmth.net/article/Embedded/55402: 现在一番折腾，主要是调整初始化时各种初始化函数的先后位置，包括吧VDD monitor给调到后面去了，现在“优化”到上电后的高电平只有1.5ms的时长了。
: ...................
--
FROM 112.54.232.*