就两个时钟管脚呀。 GTX_CLK RXCLK，没有TXCLK呀。
不走专用时钟管脚，只影响延时，没有大问题的。千兆网的时候，速率也就是125MHz。
【 在 zzlthuscu 的大作中提到: 】
: RTL8211EG 的三个时钟 TXCLK GTX_CLK RXCLK 这三个管脚里 TXCLK RXCLK 没有连到 FPGA的 专用时钟管脚上，只连到了普通io上， 结果FPGA代码编译的时候报错，调试过这个芯片的大佬给讲一下，这三个管脚千兆网时 是不是必须要连到FPGA专用时钟管脚上哦
--
FROM 120.245.134.*