- 主题:再问一个SSD干货问题
为什么NAND颗粒晶体管间距大了会更稳定,寿命更好,原来几十层的TLC现在都100多层的TLC了,感觉比原来一些早期的MLC还要寿命长点
原来都是平面工艺MLC那个年代一堆人说19nm寿命肯定比14nm好,原理是什么
回答干货和提问技术问题一般都没人回,我只是想打破魔咒
--
FROM 111.192.177.*
间距越大漏电越小啊，能扛更长时间
【 在 myspam 的大作中提到: 】
: 为什么NAND颗粒晶体管间距大了会更稳定,寿命更好,原来几十层的TLC现在都100多层的TLC了,感觉比原来一些早期的MLC还要寿命长点
: 原来都是平面工艺MLC那个年代一堆人说19nm寿命肯定比14nm好,原理是什么
: 回答干货和提问技术问题一般都没人回,我只是想打破魔咒
--
FROM 180.90.159.*
nand flash是用浮动栅极的氧化层锁住电子来保持数据，制程越细密，氧化层越薄，里面锁的电子当然也少，所以随着制程演进，擦写寿命是越来越拉胯的
当然比特数还在增加，SLC MLC TLC QLC ，这个是数量级拉胯的
【 在 myspam 的大作中提到: 】
: 为什么NAND颗粒晶体管间距大了会更稳定,寿命更好,原来几十层的TLC现在都100多层的TLC了,感觉比原来一些早期的MLC还要寿命长点
: 原来都是平面工艺MLC那个年代一堆人说19nm寿命肯定比14nm好,原理是什么
: 回答干货和提问技术问题一般都没人回,我只是想打破魔咒
--
FROM 120.244.196.*
那现在那些100多层的TLC是不是寿命基本也追上,原来的MLC了,因为我原来买的固态都根本没有TBW寿命参数,新的固态就全有这参数了
【 在 tsa300 的大作中提到: 】
: nand flash是用浮动栅极的氧化层锁住电子来保持数据，制程越细密，氧化层越薄，里面锁的电子当然也少，所以随着制程演进，擦写寿命是越来越拉胯的
: 当然比特数还在增加，SLC MLC TLC QLC ，这个是数量级拉胯的
:
--
FROM 111.192.177.*
层数对寿命没帮助
【 在 myspam 的大作中提到: 】
: 那现在那些100多层的TLC是不是寿命基本也追上,原来的MLC了,因为我原来买的固态都根本没有TBW寿命参数,新的固态就全有这参数了
:
--
FROM 120.244.196.*
漏电多,是不是要更多次写入数据,防止它电子太少(丢数据)啊? 是间接的让寿命变差吧
【 在 ionlight 的大作中提到: 】
: 间距越大漏电越小啊，能扛更长时间
--
FROM 111.192.177.*
从新回复一下,层数多了同样一个NAND芯片,每个存数据的空间就大了一点点,肯定寿命更好啊
反正网上看到很多介绍,有很多直接或间接就说了层数多的寿命优势,当然主要是为一个NAND颗粒容量更大
【 在 tsa300 的大作中提到: 】
: 层数对寿命没帮助
:
--
修改:myspam FROM 111.192.177.*
FROM 111.192.177.*
和层数没关系，和制程有关系
只是同样的容量，同样的pcb面积，层数高的可以用更粗的制程。从这个角度上说可以提高擦写寿命，但起作用的是制程
【 在 myspam 的大作中提到: 】
: 从新回复一下,层数多了同样一个NAND芯片,每个存数据的空间就大了一点点,肯定寿命更好啊
: 反正网上看到很多介绍,有很多直接或间接就说了层数多的寿命优势,当然主要是为一个NAND颗粒容量更大
:
--
FROM 111.201.129.*
原来是这样导致寿命好的啊,那现在的NAND颗粒的制程和CPU的那些14nm制程差别大吗
【 在 tsa300 的大作中提到: 】
: 和层数没关系，和制程有关系
: 只是同样的容量，同样的pcb面积，层数高的可以用更粗的制程。从这个角度上说可以提高擦写寿命，但起作用的是制程
:
--
FROM 111.192.177.*
现在nand颗粒基本都是14nm的
三星960pro用的40nm MLC颗粒
【 在 myspam 的大作中提到: 】
: 原来是这样导致寿命好的啊,那现在的NAND颗粒的制程和CPU的那些14nm制程差别大吗
:
--
修改:tsa300 FROM 123.126.43.*
FROM 111.201.129.*