fpga内部时钟树最大五六百mhz，io和逻辑单元也差不多，而且还有占空比要求，还要考虑同步。建议在靠近信号源用高速d触发器把脉冲分频，即便情况极端也好处理了。
--
FROM 111.181.3.*