谢谢
回头试试

【 在 zkr 的大作中提到: 】
: FPGA有资源的话，ILA挂上看看波形呗；外边能挂LA更好
:
--
FROM 121.69.79.*

我之前在K7系列的BRAM上发现问题，后来发现了更大的秘密，把BRAM当做ROM使用，用于某个算法的查表计算，可以非常显著的提升速度，发现的ROM的初始值为某个序列时100%计算出错，再后来发现这个序列是某个算法的SBOX，换板子换芯片型号，都发现这个问题，这肯定是人为锁定功能的
--
FROM 171.83.6.*

硬件底层的锁定，初始化RAM之后，只要满足特定条件就出错，换啥都不行，仿真正确，上板子必出错，细节就不说了，
【 在 zkr 的大作中提到: 】
: 求细节
: BRAM没必要锁这个吧，换个bit序不就绕过了么？
:
--
FROM 171.83.6.*

我把地址线高低对调打乱了数据前后顺序都不行，感觉是某种校验机制在起作用，数据内容换一个字节就可以了，外面再根据地址线换回来
【 在 zkr 的大作中提到: 】
: 跑题的讨论，
: 假定存在这么个检测的机制，那么
: 把ROM的地址线随便交换一下，然后数据要不是1bit的话，也交换
: ...................
--
FROM 171.83.6.*

这种没必要死磕吧。想办法绕过去就行了。比如搞几块拼一拼之类的。

【 在 thufhc 的大作中提到: 】
: 在FPGA中用了两块RAM，用于存储AD转换得到的数据，每块RAM大小为2k字节。当其中一块RAM满时，让STM32单片机通过读取外部RAM的方式读走，两块RAM轮流被STM32读取。在RAM大小为2k时，系统是可以正常工作的。但是当每块RAM大小设为4K时，则数据出错。初步判断，是在往RAM里面存数据时出错（是使用往RAM里面存特定值来验证的），而不是STM32读取RAM时出错。
: FPGA是Altera的Cyclone IV。
: 找一个FPGA高手帮忙解决这个问题，有偿，麻烦站内回复留下联系方式，谢谢~~~
--
FROM 219.232.97.*