- 主题:请家X家FPGA布线问题
不如你用新版本工具，把乘法继续用lut实现试试？可能乘法器这个是关键
【 在 canoeheu 的大作中提到: 】
: 问题解决了，换了更新版本的软件，换了计算能力更强内存更多的计算机，顺带优化一下fft中乘法实现形式(指定dsp模块)，以前默认用逻辑实现，大概省了5%不到的lut。我认为主要因素还是版本太低导致的。
: :
--
FROM 221.217.88.*
试过，老版就是编8个小时，最后报错
【 在 BourneJason 的大作中提到: 】
: 不如你用新版本工具，把乘法继续用lut实现试试？可能乘法器这个是关键
--
FROM 223.104.44.*
报的什么错？
--
FROM 106.121.187.*
深度太大了，想办法降下来
【 在 jlqsczw2007 (jl) 的大作中提到: 】
:
: 我的bram宽度就是64，深度15000左右，
: 也降不下来了，
: 而且十几个通道，
--
FROM 223.104.146.*
生成bit文件有错，好像布线还过去了
【 在 a2000b 的大作中提到: 】
: 报的什么错？
--
FROM 114.249.152.*
感觉像是关键路径上出现了绕不过去的拥塞，取消LUT congestion或大扇出试试
【 在 canoeheu 的大作中提到: 】
: V7-980，lut用48%，其他各种资源很少，但是就是布线不通过，说拥堵指数6。查网上说lut超50%可能布不下，不知道为什么？50%都布不下，还要多余的50%干什么呢？
--
FROM 220.112.121.*
关键路径上的pipeline级数不够，肯定有不少级连的组合逻辑的timing问题，查查吧，这点lut算不上资源多高。
--
FROM 1.89.12.*