- 主题:FPGA里求基线的问题
ADC 输入给FPGA信号， 有一个基线，有用的信号是叠加在基线上的， FPGA里要计算有用信号的顶端和基线的差值， 所以现在存在一个求基线的问题， 基线如果用高速ADC 采集下来，做直方图是高斯分布的，高斯分布的中心值应该算作真正的基线， 由于各种噪音和信号的作用， 基线会有低频率的小幅飘动， 但按照我的理解， 即使有噪声和飘动， 只要能准确求出基线高斯分布的中心值，就不会影响系统性能，想请教的问题是， 在fpga里，怎么能快速求出高斯分布的中心值， 注意ADC数据是串行进来。
--
FROM 202.122.36.*
先用软件找出来处理算法。然后再说fpga实现。
一种是fpga+cpu模式，fpga采集，cpu处理。
另一种是fpga采集+处理，可以看《数字信号处理的FPGA实现》。
【 在 nicer123456 的大作中提到: 】
: ADC 输入给FPGA信号， 有一个基线，有用的信号是叠加在基线上的， FPGA里要计算有用信号的顶端和基线的差值， 所以现在存在一个求基线的问题， 基线如果用高速ADC 采集下来，做直方图是高斯分布的，高斯分布的中心值应该算作真正的基线， 由于各种噪音和信号的作用， 基线会
: 械推德实男》 但按照我的理解， 即使有噪声和飘动， 只要能准确求出基线高斯分布的中心值，就不会影响系统性能，想请教的问题是， 在fpga里，怎么能快速求出高斯分布的中心值， 注意ADC数据是串行进来。
--
FROM 218.82.138.*
这不就是个典型的带通/高通滤波嘛
【 在 nicer123456 的大作中提到: 】
: ADC 输入给FPGA信号， 有一个基线，有用的信号是叠加在基线上的， FPGA里要计算有用信号的顶端和基线的差值， 所以现在存在一个求基线的问题， 基线如果用高速ADC 采集下来，做直方图是高斯分布的，高斯分布的中心值应该算作真正的基线， 由于各种噪音和信号的作用， 基线会
: 械推德实男》 但按照我的理解， 即使有噪声和飘动， 只要能准确求出基线高斯分布的中心值，就不会影响系统性能，想请教的问题是， 在fpga里，怎么能快速求出高斯分布的中心值， 注意ADC数据是串行进来。
--
FROM 61.48.133.*
高斯的中心不就是平均值么
【 在 nicer123456 的大作中提到: 】
: ADC 输入给FPGA信号， 有一个基线，有用的信号是叠加在基线上的， FPGA里要计算有用信号的顶端和基线的差值， 所以现在存在一个求基线的问题， 基线如果用高速ADC 采集下来，做直方图是高斯分布的，高斯分布的中心值应该算作真正的基线， 由于各种噪音和信号的作用， 基线会有低频率的小幅飘动， 但按照我的理解， 即使有噪声和飘动， 只要能准确求出基线高斯分布的中心值，就不会影响系统性能，想请教的问题是， 在fpga里，怎么能快速求出高斯分布的中心值， 注意ADC数据是串行进来。
--
FROM 223.72.64.*
高斯分布的中心就是均值吧，分段求均值或者滑动求均值
ADC数据减去均值不就是信号了？
【 在 nicer123456 的大作中提到: 】
: ADC 输入给FPGA信号， 有一个基线，有用的信号是叠加在基线上的， FPGA里要计算有用信号的顶端和基线的差值， 所以现在存在一个求基线的问题， 基线如果用高速ADC 采集下来，做直方图是高斯分布的，高斯分布的中心值应该算作真正的基线， 由于各种噪音和信号的作用， 基线会有低频率的小幅飘动， 但按照我的理解， 即使有噪声和飘动， 只要能准确求出基线高斯分布的中心值，就不会影响系统性能，想请教的问题是， 在fpga里，怎么能快速求出高斯分布的中心值， 注意ADC数据是串行进来。
--
FROM 125.35.210.*
看看有没有什么公式，比如基线和最大值最小值的关系之类的
【 在 nicer123456 的大作中提到: 】
: ADC 输入给FPGA信号， 有一个基线，有用的信号是叠加在基线上的， FPGA里要计算有 ...
--
FROM 221.218.143.*