你提到的ise的时序模型很保守，我个人认为这是猜测吧。
xilinx还能保守到什么程度呢，人家做的是正向设计，设计产品的时候，设计可靠性和性能上面都是尽可能争取最大化，这种事情仿制者连个数量化的指标都没有。仿制人员怎么做到自己的开关特性在人家的范围内呢？ 再有，这些指标和封装也有关系。要抄就需要连封装都一起抄。
这种事情一旦爆出来，美帝肯定不会睁一只眼的。
【 在 deathmates 的大作中提到: 】
: 首先反向14nm这种级别是毫无问题的
: 其次延时问题确实很关键，但也不是说无法解决，因为ISE的时序模型是一个很保守的值，只要仿制的电路延时尽可能的在范围内就行。
:
: ...................
--
FROM 114.252.51.*