水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 主题:axi4 lite 存在写通道和读通道同时有效的情况吗
kiol
|
2020-07-15 21:49:46
|
过滤的原则是?假定写优先,同时来读写请求的时候,用rdy信号控制读通道处于等待状态,等写操作全部结束了,再启动读的rdy?
【 在 zkr 的大作中提到: 】
: uB没Cache似乎不会,有cache的没研究过
:
: 拿不准就自己写个模块过滤一下呗
: ...................
--来自微水木3.5.2
--
FROM 115.33.95.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版