使用spartan 3 配置一款ti 8通道输出时钟， spi 内部通过pll 输出时钟 计数分频 ，spi时钟频率为
2MHz左右，通过下降沿将数据打出，时钟芯片上升沿采集寄存器数据。
结果发现时钟芯片偶尔会配置上，偶尔配置不上，后面通过使用spartan 6 配置，问题解决。
2Mhz的信号，还需要时钟约束吗，建立和保持时间 不是很容易满足的吗？
挺困惑的。
另外 咨询一下，针对并行输出的 adc （30Mhz） 左右，建立input offset约束 有用吗？
总感觉约束了，也会出现时序问题。
请教一下，板上各位大牛，先谢谢了！
--
修改:msp430 FROM 58.210.42.*
FROM 58.210.42.*