水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
返回
上一篇
|
下一篇
主题:Altera PCIE IP核无DLL时钟
SuYiwen
|
2021-03-02 20:52:14
|
SerDes_PLL_Lock信号为高,低有效的复位也是高,但DLL层的时钟coreclkout信号一直为低,整个PCIE核无法工作
有大神遇到过这种情况吗
--
FROM 223.72.89.*
上一篇
|
下一篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版