水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: [求助]verilog源码如何扰乱信号名?
roc2007
|
2021-08-04 10:39:12
|
那你直接加密不行吗?
一样不影响仿真啊
【 在 ttaudi 的大作中提到: 】
: 网表不统一啊,比如我有一些代码不想给人看,如果编成网表,就得分成xilinx、intel专用了,使用人遇到网表问题还得支持。
: 信号扰码是比较好的解决方案,扰码后的rtl代码即能仿真又不用去适配各家EDA软件。
: 反正目的保护一下辛辛苦苦写出来的代码。
: ...................
--
FROM 192.102.204.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版