水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: [求助]verilog源码如何扰乱信号名?
churchmice
|
2021-08-06 12:46:02
|
不用bison,静态解析也行,只要你写的不是太变态
或者你去看看vperl
【 在 ttaudi 的大作中提到: 】
:
: 是不是bison这类软件,会不会很难啊,搞定了是不是可以转行了?
:
: 【 在 Qlala 的大作中提到: 】
: : 有一些开源的词法解析工具
#发自zSMTH@7tpro
--
FROM 106.11.194.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版