水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: [求助]verilog源码如何扰乱信号名?
ttaudi
|
2021-08-11 21:11:26
|
不是,我是看到有人这么加密代码,我正好有些代码要放出去,所以想扰个码,让这些代码发挥价值时间长一点。
【 在 richardR 的大作中提到: 】
: 你这不会是拿了别人家的评估版代码就想破解吧?
--
FROM 113.88.168.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版