水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
主题:Re: [求助]verilog源码如何扰乱信号名?
ttaudi
|
2021-08-27 08:28:56
|
是搜到,但是要么用不起来,要么不会用,我是lin 系统,搜了好久,最后用vcs -Xman扰乱代码了
【 在 Qlala (Qlala) 的大作中提到: 】
: 怎么会没有可用的
: 直接搜那俩词
: github sf网站都有啊
: 【 在 ttaudi 的大作中提到: 】
--
FROM 113.92.154.*
上一篇
|
下一篇
|
同主题上篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版