感谢您的回复，我们试试
【 在 captainjiang 的大作中提到: 】
:
: 问题2：如果是使用vivado hls或者vitis hls的话，可以将hls模块导出成一个ip，再在vivado工程里例化就可以了，接口的话 可以参考ug902里的一些介绍，也可以在hls的时序仿真里看它的时序是什么样的，数据接口一般会是axi的标准的。也可以将verilog的modul
: ..................
发自「今日水木 on OXF-AN10」
--
FROM 106.39.61.*