感觉可能和上电校准相关。FPGA程序启动前100Mhz校准时钟和Transceiver参考时钟有没有保持稳定输出？另外有没有控制FPGA的上电时序？
【 在 idnil 的大作中提到: 】
: 背景：使用FPGA是A家cyclone 10 gx芯片，用两块完全一样的板子，使用10GBASE-R内核，外部使用光模块。两块板子用光纤互联，一块板子A从串口收到命令后通过光纤发送一段数据给板子B，板子B收到数据后回发给板子A，板子A再将数据通过串口发出去。数据量不大，内部缓冲足够大，所以数据不会溢出。
: 问题是：程序烧写到flash后，上电加载板子A发送能工作，板子B的接收不工作，iopll和atx pll锁定都正常，rx_block_lock也正常。板子B的程序不作任何改动，通过jtag重新下载一次，工作就正常了……尝试将板子B掉电重新上电不好使。尝试过增加重校准也不好使。
: 各个大神有类似的经验吗，麻烦不吝指教…………被困扰了很久。尝试了很多方法都不好使。。
: ...................
--
修改:gzsz FROM 113.90.42.*
FROM 113.90.42.*