嗯，确实是，汗 >_<
【 在 Qlala (Qlala) 的大作中提到: 】
我觉得你这个事 完全是自己给自己找不痛快
如果是低速操作 就老老实实用高倍时钟采dqs/dq
如果是高速数据 就用iddr idelay去做相位调整
你现在是把一种高速接口运行在1/10的频率上
而fpga的资源显然不适合这样操作
【 在 katyusza 的大作中提到: 】
: 遇到个问题，百思不解，还请版上各位朋友不吝赐教了
: 并口nand Flash在 Data output cycle 会输出DDR双沿的DQS时钟和DQ数据，
: 比方说，我只读8个字节数据，波形如下：
: ...................
--
FROM 159.226.52.*