水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
主题:Re: 请教:fpga读并口NandFlash的DQ数据/DQS时钟疑问
iyama
|
2022-01-04 11:31:21
|
先控制对方,让其dqs晚点出来。
至少前面的xxxx要去掉
【 在 katyusza 的大作中提到: 】
: 遇到个问题,百思不解,还请版上各位朋友不吝赐教了
: 并口nand Flash在 Data output cycle 会输出DDR双沿的DQS时钟和DQ数据,
: 比方说,我只读8个字节数据,波形如下:
: ...................
--
FROM 116.236.85.*
上一篇
|
下一篇
|
同主题上篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版