职位描述：
- 使用Verilog/VHDL语言实现电路功能
- FPGA仿真，系统验证

岗位要求：
- 电子，通信类相关专业，熟悉Verilog和C语言。在读硕士研究生(最好是研一或研二)，经导师和院系同意，能够保证每周至少工作4天;
- 英文良好，能够阅读英文文献
- 具有团队合作精神以及良好的沟通能力；


待遇从优，表现良好者毕业后有机会留本单位工作。
有意者请发简历至：recruit_intern@126.com
--
FROM 219.142.122.*