【 以下文字转载自 Career_Campus 讨论区 】
发信人: MonserLin (Monser), 信区: Career_Campus
标 题: 【NVIDIA实习】后端大类(DFT,PR,PD)实习岗位紧急火热招聘！
发信站: 水木社区 (Sun Nov 23 18:49:04 2014), 站内
一．投递方式
简历发送至HR(Yvette)邮箱:yvettes@nvidia.com；请将简历以及邮件主题命名为：姓
名-申请职位-学校专业-毕业时间-周实习天数-实习月数（例如:张三-ASIC Physical
Design-上海交大微电子-2016毕业-一周五天-12个月）
二．招聘岗位
硬件类：
1. DFT Engineer (DFT实习生)
RESPONSIBILITIES:
- Responsible for DFT implementation including test mode controllers, IO
BIST, Memory BIST/Repair and JTAG based on DFT plan.
- Responsible for scan insertion, ATPG and post silicon validation.
- Responsible for DFT logic and pattern verification.
- Responsible for ATE chip bringup and failure analysis.
Minimum Requirement:
- BSEE required, MSEE preferred.
- 2+ years of experience in DFT/design field
- Strong logic Design and verification background with experience in STA.
- Must possess a strong knowledge of DFT including scan, ATPG, Test
Compression, JTAG and BIST.
- Programming in Perl, tcl and C/C++ is a plus
- Good Englisth communication skills
- Self-motivated and good team player
2. ASIC-Physical Design Engineer (ASIC-后端实习生)
随着芯片工艺不断进步,设计规模的增大，对性能/功耗比期望的提高，数字芯片物理设
计面临着高时钟，低功耗，多应用模式等巨大挑战。芯片的高效和高质量的物理实现是
公司竞争力的保证。
作为NVIDIA的ASIC-PD工程师，你将负责从RTL冻结到流片这个阶段中综合，形式验证，
约束文件制定，时序收敛以及相关方法学和工艺在时序方面影响的研究工作。在芯片实
现方面，你将基于世界上最先进的流程面临最大的挑战。
工作职责:
• 芯片集成，网表生成
• 综合，网表质量分析
• 逻辑等价性验证
• 约束文件的创建和验证, 产生底层模块时序约束
• 与前端工程师一起分析解决时序问题
• 与P&R工程师合作完成芯片物理实现模块划分
• 芯片级和模块级时序分析和时序收敛
• 特殊工作模式的时序分析和时序收敛， 如IO，TEST等
• 产生功能ECO脚本
• 以上领域流程的开发，维护和增强
• 以上领域方法的研究
职位要求:
• 电子工程或相关专业硕士生或本科生
• 有芯片设计经验
• 有相关课程背景：电路设计，数字电路
• 有相关EDA工具使用经验者优先：Synopsys (DC/PT/Formality), Cadence
(RC/LEC)
• 具有脚本编写能力者优先：Perl, TCL
• 良好的英语交流能力
3. PR-Physical Design Engineer (PR-后端实习生)
RESPONSIBILITIES:
- Responsible for flow automation, regression test
- Analysis on placement, routing, timing, clock, power, noise and DFM
REQUIREMENTS:
- MSEE
- Basic knowledge of device model, processing technology, timing, noise and
power in chip design
- Proficient user of Perl or TCL ( or C, Python) is preferred
- Hands-on experience in EDA softwares from Synopsys (PC/ICC/DC/PT/STAR-RC),
Cadence (First Encounter) is a plus
三．项目介绍
自实习生作为校园招聘人才储备项目启动至今，每年都有几十名来自各大高校
的优秀学生加入我们上海研发中心，与我们的员工一起参与到全球最先进视觉计算技术
中，他们中的很多佼佼者已经作为应届生被录取成为NVIDIA正式员工。
四．公司简介
NVIDIA (英伟达™)(www.nvidia.cn)公司(纳斯达克代码：NVDA)是全球
视觉计算技术的行业领袖及GPU(图形处理器)的发明者。作为高性能处理器的GPU可在工
作站、个人计算机、游戏机和移动设备上生成令人叹为观止的互动图形效果。公司在全
球拥有超过8000名员工，总部在加利福尼亚州圣克拉拉。
上海研发中心地址：上海申江路5709号（秋月路26号）矽岸国际2号楼
--
FROM 203.18.50.*