工作职责：

参与设计开发基于FPGA、GPU的异构高性能大数据实时处理平台

要求：

1. 精通Verilog、VHDL
2. 精通Vivado和Xilinx FPGA，7系列最好
3. 精通基于FPGA的逻辑设计、特别是高速接口，包括DDR3、PCIe、RapidIO等
4. 精通基于AXI4总线的设计
5. 精通基于ModelSim的仿真
6. 了解HLS、SystemGenerator
7. 具有基于FPGA设计开发高性能计算的能力和经验

学术背景要求：
1. CS或者EE毕业
2. 名牌211/985院校，中科院大学的硕士及以上学历优先考虑

待遇：

1. 国科大课题组聘用，五险一金
2. 面议，不低于市场主流企业水平

联系人：

刘老师
yingliu@ucas.ac.cn
--
FROM 123.120.34.*