职责：
主要负责模块级结构设计，负责逻辑详细方案设计及代码实现，同时也会参与芯片的整体架构设计和算法评估实现。
要求：（具备以下任意三条即可）
1、    通信、微电子、计算机相关专业，正规院校本科及以上学历，至少一年的RTL编码和逻辑设计经验；  
2、    有扎实的Verilog程序设计、调试基础，熟悉Altera Quartus开发环境，有基于Qsys的SoC开发经验优先。
3、    熟悉常用Avalon, AXI等总线协议；
4、    熟悉Altera提供的基本类型的IP核；
5、    熟悉常用FPGA接口使用，有PCIE，DDR相关开发经验者优先；
6、    具有优良的学习能力、良好的英文阅读能力、优良的团队合作精神。
实习时间要求：
征得导师同意，实习时间不少于3个月，每周不少于4天，特别优秀者可长期聘用。
薪资：
博士研究生： 500元/天， 硕士研究生：400元/天， 本科生：300元/天。
实习地点：
中科驭数（北京）科技有限公司，北京市海淀区上地硅谷亮城，4号楼701室
联系方式：
talent@yusur.tech
公司简介：
中科驭数（北京）科技有限公司（简称驭数科技）是全球首家面向金融科技领域提供专用解决方案的公司，宗旨是打造金融科技领域专用核心处理器芯片，提升该领域的运算效率，为金融科技渗透到金融相关行业“提质、增效”扫清“算力”层面的障碍，支撑数据驱动的金融创新。
驭数科技的核心团队来自于中国科学院计算技术研究所、计算机体系结构国家重点实验室。该实验室是我国在计算机体系结构领域唯一的国家重点实验室。驭数团队在专用计算架构研究领域十年深耕，为专用架构的研发打下的深厚的基础，也赋予了驭数科技国际领先的“全栈式”垂直行业专用架构研发能力。
--
修改:jsh10 FROM 64.64.108.*
FROM 64.64.108.*