软件工程师-Timing delay and power modeling
职责:
根据芯片设计版图,提取出STA计算需要的数据。设计维护提取需要的各种工具,脚本维护开发STA需要的延时数据计算工具
要求:
- 电子基础知识扎实
- 精通C/C++语言,熟练使用STL库
- 熟悉Windows, Linux平台上的C++开发,调试
- 熟悉Perl, TCL, Python脚本中的至少两种
- 2年以上工作经验,有FPGA或者ASIC设计经验者优先
- 熟悉Synopsys SDC,SDF格式者优先
- 熟悉Synopsys SAIF,VCD格式者优先
8051调试器开发工程师
职责:
开发与KeilC接口的AGDI模块以及与芯片连接的JTAG连接模块
要求:
- 精通C/C++语言
- 有8051 开发经验
- 熟悉JTAG协议者优先
- 熟悉Windows, Linux平台上的C++开发,调试
- 熟悉USB驱动(Windows以及Linux平台)开发
公司介绍:
雅格罗技(北京)科技有限公司是Agate Logic, Inc. 在北京的研发中心,是国内第一家专业从事FPGA与structured ASIC研发的公司。公司拥有多项自主知识产权和核心技术,致力于对可配置可编程系统芯片(Configurable and Programmable System on Chip)以及相关面向客户的电子设计自动化软件工具(EDA Software Tool)进行全方位研发。
作为全球APGA(Adaptable Programmable Gate Array)技术的首创者和领导者,Agate Logic为客户提供了基于我公司自主研发的FPGA技术的SoC系统服务,其中包括FPGA芯片、EDA软件及配套的应用。采用本土化的芯片制造商,目标定位于多种应用类市场领域,为用户提供通用芯片设计平台和一套完整高效的EDA设计软件,使设计者们能够更加便捷、灵活、快速地实现产品设计,降低市场进入成本,让客户随“芯” 所欲。
Agate Logic在北京成立的研发中心是我们的一项重要战略,吸纳优秀的软件和硬件技术人才是确保我公司保持健康成长的关键。我们迫切需要拥有各类技术的优秀工程师加盟我公司。
地址:北京海淀区清华科技园创业大厦
Email: hr@agatelogic.com.cn, dliu@agatelogic.com
--
FROM 119.254.243.*