水木社区手机版
- 主题:[求助]SRAM的工作问题
- 我是个应用芯片人员，对芯片内部不了解，我们使用arm CA73 IP，里面有 6T cell，就是标准的SRAM结构；发现：低温下容易出问题。Arm的原因是alpha ratio =Vpu/Vpd值不合适；也就是pMOS需要低一些，而Pass gate（PG）电压高，才能成功写入1和0 ；也就是WL-BL diff level is not reaching 790mV；
我的疑问：WL-BL压差790mV是怎么个原理？
--
FROM 106.37.187.* - 大致就是里面有MOS管没有很好的开启或者关闭
这时候提高电源电压应该能解决问题
--
FROM 47.75.51.* - 【 在 doyourbest 的大作中提到: 】
: 大致就是里面有MOS管没有很好的开启或者关闭
: 这时候提高电源电压应该能解决问题
--
FROM 106.37.187.* - 看我贴的图片，我没有理解的是：PU提高，PG下降，就会写入失败的原理。
【 在 doyourbest 的大作中提到: 】
: 大致就是里面有MOS管没有很好的开启或者关闭
: 这时候提高电源电压应该能解决问题
--
FROM 106.37.187.* - 790mV差不多是比一个MOS的GS导通电压高一些
【 在 long2004 的大作中提到: 】
: 我是个应用芯片人员，对芯片内部不了解，我们使用arm CA73 IP，里面有 6T cell，就是标准的SRAM结构；发现：低温下容易出问题。Arm的原因是alpha ratio =Vpu/Vpd值不合适；也就是pMOS需要低一些，而Pass gate（PG）电压高，才能成功写入1和0 ；也就是WL-BL diff level is not reaching 790mV；
: 我的疑问：WL-BL压差790mV是怎么个原理？
--
FROM 101.69.146.* - 我的理解；
中间四管是个LATCH，假设互相锁死在0这个稳态；
写入本质就是打破当前稳态，到1稳态，所以需要BL通过PG驱动希望LATCH，切驱动比LATCH本身的互锁的驱动更强；
PG本身驱动能力可以理解位管子的Vgs，即BL/WL之差；
低温阈值大，低压Vgs小，再加上管子可能的系统和随机失调，的确可能出问题；
不过大厂vendor，发布之前测试的覆盖应该足够的，说实话，是不是功耗太大，内部电源的IR Drop太大啊？
--
FROM 171.88.143.* - VDDCE和VDDPE电压随温度变化，还不一样。EMA=0，是怎样调整的？
【 在 sandy1985 的大作中提到: 】
: 790mV差不多是比一个MOS的GS导通电压高一些
:
--
FROM 106.37.187.*