不就是换了一下导线吗。另外，IBM怎么把自己的技术给了台积电了？
--
FROM 123.123.100.*

深能级杂质和硅接触了会怎样？最后怎么解决的？同为金属，为啥铜铝在能级上会如此不同呢？



【 在 oyangshan 的大作中提到: 】
: 铜是深能级杂质，要保证整个工艺过程中铜不能和硅直接接触，难度很大，铝没这个问题
--
FROM 123.123.100.*

会导致钉扎效应影响晶体管阈值电压，解决办法就是把铜线用另一种或几种材料包起来，和硅完全隔离。
能级不同是他们的原子特性决定的，不同金属差别很大
【 在 grampus 的大作中提到: 】
: 深能级杂质和硅接触了会怎样？最后怎么解决的？同为金属，为啥铜铝在能级上会如此不同呢？【 在 oyangshan 的大作中提到: 】: 铜是深能级杂质，要保证整个工艺过程中铜不能和硅直接接触，难度很大，铝没这个问题--
--
FROM 171.40.79.*

我也不是工艺专家哈，仅有的一点知识也是本科相关课程的一些残留记忆。只记得铜互联的隔离层除了要保证良好的电学接触，最重要的就是建立势垒防止铜扩散，隔离层应该不止一层材料，各大工艺厂的处理也有很大差异
【 在 ericking0 的大作中提到: 】
: 谢谢科普！
:
: 我一直以为是铜的etch会更难，所以没法用铝的那种薄膜光刻刻蚀的流程，只能用光刻
: 刻蚀薄膜再CMP的大马士革流程；还有就是不同材料热膨胀系数的原因；
:
: BTW：感觉铝工艺早期的时候也是会加Ti，TiN的层防止spike，而且感觉再0.35那个制程
: 的时候好像就已经用WCVD长W塞了，铜制程的那个中间层有什么特殊点吗？
--
FROM 171.40.79.*