这样的设计，需要大量的delay cell修hold，说明clock tree balance没做好，让后端重新做cts，而不是改设计。
另外我好奇的是，加流水线是为了提高频率，把组合逻辑均匀分布，既然这么多级没有逻辑，干嘛要打很多拍？
【 在 Xaoyao 的大作中提到: 】
: 一般设计都是上升沿触发器
: 但对于某些流水线设计，信号会被连续打很多拍，中间只有触发器，没有任何逻辑
: 这样的设计，在后端需要插入大量的delay cell来修hold
: ...................
--
FROM 101.228.159.*