- 主题:国产仿真器
做简单的、小规模的hdl simulator不难，规模复杂的，支持uvm的有些难度。
【 在 PrimeTime 的大作中提到: 】
: 数字仿真还是挺难的
: 相当于写个gcc+
:
--
FROM 117.136.117.*
最成熟的开源Verilog模拟器Verilator还不算完善，有一个结合了UHDM/Surelog的Verilator fork，可能支持的功能多一点。主要的问题是System Verilog的特性支持不全，而且没UVM支持。
【 在 asic123 (asic123) 的大作中提到: 】
: verilog simulator 不是有开源的吗...
: EDA难得是后端工具把，DC/PR/STA...
--
FROM 103.90.178.*
你去过外企没有...
【 在 HakenHok 的大作中提到: 】
: 所以这些民企没一个值得去的，有机会最好去外企或移民
--
FROM 101.230.211.*
远没有gcc那么复杂，也就类似clang+llvm的一小部分
hdl前端这么多成熟框架摆在那，还喊难 那也别考虑做后端了
【 在 PrimeTime 的大作中提到: 】
: 数字仿真还是挺难的
: 相当于写个gcc+
:
--
FROM 111.198.57.*
仿真器在eda工具中算是简单的了，比较容易出成果
【 在 PrimeTime 的大作中提到: 】
: 数字仿真还是挺难的
: 相当于写个gcc+
:
--
FROM 123.126.87.*
管你屁事呢，操心够多的
【 在 dls27000 的大作中提到: 】
: 你去过外企没有...
:
--
FROM 106.121.135.*
Poor loser，可怜虫，连外企都没去过
【 在 HakenHok 的大作中提到: 】
: 管你屁事呢，操心够多的
--
FROM 123.123.46.*
那可真不是
你还是了解了解吧
Gcc比这玩意还是复杂太多了
【 在 PrimeTime 的大作中提到: 】
: 数字仿真还是挺难的
: 相当于写个gcc+
: 【 在 eggcar (eggcar) 的大作中提到: 】
: ...................
--
FROM 123.121.55.*
纯支持rtl/gl sim不难，难的主要是对各种验证的支持，另外simulator市场大啊，从soc到fpga多少人需要！所以这也是为啥vcs+verdi是S最赚钱的EDA工具，甚至超过DC/ICC2/PT
【 在 tea2java 的大作中提到: 】
: 三大家的仿真器都是超千万行代码的，容易不容易，你自己想想？
: 仿真器首先不能出错，更重要还要快，编辑耍快，跑起也要快，而现在芯片越来越大，像华为麒麟芯片已经超10亿门了，容易不容易，你再想想？
: 用户选择哪家仿真器时，就是用各自benchmark来跑，谁快就用谁的，这行业就是这么卷，容不容易你想想
: ...................
--
FROM 113.57.152.*