他应该指的是chiplet，只不过用词不专业而已。我猜大概率就是买了个二手光刻机流了14nm，去a还早，连28nm光刻机上海微都没有。
【 在 wangjch 的大作中提到: 】
: 堆叠技术不可以用在SOC上，堆叠的铜互联导致速度很慢，多层堆栈只能用于CIS 和NAND
--
FROM 119.136.31.*

我没看过zen的paper，但我做过鲲鹏。。。所以和你讨论讨论，如何chiplet就增加了单位面积的功耗。
【 在 kknd1399 的大作中提到: 】
: 你说啥？？？？
: AMD的serdes不费电？？？？
: 你看过zen paper么，面积功耗多掏多少
--
FROM 119.136.31.*

简单说下，我认知的是低功耗并行接口hbm（比片外io功耗低一个数量级），或者inhouse接口small io；而你们提的是高速串行接口serders。区别科普如下：
目前 die-to-die 的通信有如下几种技术：（1）传统中长距离 SerDes 协议，如 PCI-Express、以太网等。（2）XSR or SiP SerDes[5]。基于传统的SerDes体系结构，专门为die-to-die通信而构建，可在SiP内实现极高带宽的链接。（3）USR Femto SerDes 协议。USR Femto SerDes协议专门为 die-to-die 通信而优化，在能效方面都有较大的提高，可使用现有的封装技术，带宽和成本比较均衡。（4）并行接口：高带宽内存（HBM），高级接口总线（AIB），电线束（BoW）接口。BoW 是类似于 DDR 的内存接口。AIB/HBM 都实现了相对较高的带宽密度，但也需要相对复杂的硅基互联技术。
并行接口如 BoW、AIB、HBM 提供低功耗、低延迟和高带宽,成本较高。相对于并行接口，SerDes 可提供同样的带宽，但能效不高，比片上网络延迟更大。
【 在 shuimuqinhua 的大作中提到: 】
: 挺好，有道理，die互联自然增加了功耗，我之前的领域是高速片外内存，认知里自然片外互联io功耗远大于die互联。说的不是一回事
--
FROM 119.136.31.*