你们没有代码规范吗

【 在 atlandis 的大作中提到: 】
:
: 请问这种写法是正确的么？ 信号的复位值是一个变量？
: 综合后是个什么样子?
:
: always@(posedge dclk or negedge drst_n)

#发自zSMTH@M2011K2C
--
FROM 223.104.4.*

根本问题是：菜
【 在 atlandis 的大作中提到: 】
: 有，不允许这样写的。 但是我想知道这样写的根本问题是什么？
:
--
FROM 111.200.53.*

可以这么写，也可以综合，但要注意实际电路的情况有可能和仿真器的结果有差别，arm的cpu里面见过这种写法

【 在 atlandis 的大作中提到: 】
请问这种写法是正确的么？ 信号的复位值是一个变量？
综合后是个什么样子?

always@(posedge dclk o
--
FROM 36.17.183.*

对于这种基本概念都没搞明白的问题，确实是太菜了，根本不值得讨论。随便翻本verilog教材第一章就有讲
【 在 CrystalFire 的大作中提到: 】
: 有一说一，大家可以说说哪里会有问题，共同提高
: 很多做了多少年的工程师虽然懂得遵守设计规范，但其实并不清楚背后的原因是什么
:
: ....................

- 来自「最水木 for iPhone14,2」
--
FROM 223.104.192.*

bw_32是个什么类型？wire？reg ?
【 在 atlandis (atlandis) 的大作中提到: 】
: 标  题: 请问这种RTL写法是正确的么？ 信号的复位值是一个变量？
: 发信站: 水木社区 (Mon Feb  7 09:21:02 2022), 站内
:
: 请问这种写法是正确的么？ 信号的复位值是一个变量？
: 综合后是个什么样子?
:
: always@(posedge dclk or negedge drst_n)
: if(~drst_n)
:         addr <= bw_32;  
: else
: --
:
: ※ 来源:·水木社区 http://www.mysmth.net·[FROM: 218.82.140.*]
--
FROM 49.7.60.*