- 主题:vcs编译一个工程的文件花了3分钟左右，怎么可以优化呢
vcs -full64 -j32 -fgp -sveriloga -f ../testbench/filelist/v.f -o simv
CPU time: 166.042 seconds to compile + 1.358 seconds to elab + 1.838 seconds to link
加了-j参数没有提高很多速度，我理解随便工程的文件多，我的服务器有96个核，应该可以通过并行编译来。
但是没有效果，大家有什么经验吗？
--
FROM 111.202.148.*
当并行到达一定程度时，仲裁将成为瓶颈
--
FROM 101.87.244.*
3分钟还用优化？？
等编译3小时，再考虑。
【 在 idleperson 的大作中提到: 】
: vcs -full64 -j32 -fgp -sveriloga -f ../testbench/filelist/v.f -o simv
: CPU time: 166.042 seconds to compile + 1.358 seconds to elab + 1.838 seconds to link
: 加了-j参数没有提高很多速度，我理解随便工程的文件多，我的服务器有96个核，应该可以通过并行编译来。
: ...................
--
FROM 103.235.149.*
现在是最简单的case啊，希望能快速迭代代码啊。
要是小的模块仿真都是几秒就跑完了。我希望可以把我的96个cpu核都利用上。
【 在 smezsc 的大作中提到: 】
: 3分钟还用优化？？
: 等编译3小时，再考虑。
--
FROM 111.202.148.*
模块这么小，咋还需要多核编译，你试试j16，估计差不多时间^_^
--
FROM 58.132.214.*
同时搞96个项目
【 在 idleperson 的大作中提到: 】
: 现在是最简单的case啊，希望能快速迭代代码啊。
: 要是小的模块仿真都是几秒就跑完了。我希望可以把我的96个cpu核都利用上。
:
--
FROM 221.222.20.*
【 在 idleperson 的大作中提到: 】
: vcs -full64 -j32 -fgp -sveriloga -f ../testbench/filelist/v.f -o simv
: CPU time: 166.042 seconds to compile + 1.358 seconds to elab + 1.838 seconds to link
: 加了-j参数没有提高很多速度，我理解随便工程的文件多，我的服务器有96个核，应该可以通过并行编译来。
: ...................
多少行sv代码？
--
FROM 222.71.215.*
估计有10万行左右吧。
挺多的。
【 在 leslin 的大作中提到: 】
:
: 多少行sv代码？
--
FROM 120.245.113.*
【 在 idleperson 的大作中提到: 】
: 估计有10万行左右吧。
: 挺多的。
:
10万行才3分钟。。。已经很优化了
--
FROM 222.71.215.*
试试 partition compile
--
FROM 101.86.215.*