- 主题:Verilog语言疑问
Verilog是硬件描述语言，代码有对应的硬件电路实现形式。
【 在 johnfader 的大作中提到: 】
: 面试题，就是这样的，直接说是Verilog语言，没有电路图。
- 来自 水木说
--
FROM 120.204.216.*
缩位逻辑运算符，用于判断data里的某几位是否有1（具体哪几位看与data进行与运算的哪几位是1）
【 在 johnfader 的大作中提到: 】
: result =|(data[15:0]& 16`hC820);
: verilog 中=|是什么意思？
--
FROM 112.96.226.*
面试还问这个？
【 在 johnfader 的大作中提到: 】
: 面试题，就是这样的，直接说是Verilog语言，没有电路图。
--
FROM 134.238.30.164
这样写的工程师感觉有毛病，可读性太差了
--
FROM 114.247.25.*