以前的电路有一些逻辑是用三态门加线或组成的。请问这种电路有办法做时序分析或者形式验证么
--
FROM 223.104.212.*