datasheet 有的时候是错的，尤其是smic...
verilog model 通常是对的，仿一下吧
【 在 flyskyseu 的大作中提到: 】
: register的异步reset，在verilog敏感信号中一般写成 negedge reset_n，但是在foundary给的datasheet中异步reset是电平有效而不是边沿有效的。
: 这样仿真可能会有问题，如果reset_n从一上电开始就是低电平的，就可能导致register没有被reset，这个问题大家一般怎么解？
--
FROM 180.175.181.*