高级数字IC设计@张江（能解决户口）简历发 hr@Hi-talent.com
工作职责
1、 依照产品定义完成芯片的数字模块设计、系统设计、；
2、 负责数字电路结构设计，设计文档的撰写，代码设计；
3、 负责数字电路的综合，时序收敛，逻辑等效。
任职资格
1、 电子工程、自动控制或微电子类专业， RTL工作经验；
2、 具有数字SOC设计的经验，精通verilog 语言，熟悉常用的EDA工具；
3、 熟悉逻辑设计，熟悉逻辑综合及时序收敛等数字前端设计方法；
4、 深入了解ARM系统和AHB总线，具有相关的设计经验；
5、 能独立完成IP的设计；
6、 具有FPGA调试经验优先；
7、 具备的digital IC开发背景；
8、 具有良好的团队合作精神。
32位MCU前端设计（能解决户口）@上海张江 简历发 hr@Hi-talent.com
职位描述：
1. 按照产品定义完成IP设计及系统设计；
2. 负责验证环境的开发和数字电路的仿真验证；
3. 负责芯片的数字流程，包括综合、STA、DFT等；
4. 开发测试向量，辅助产品的量产测试；
5. 编写IP及产品文档。
职位要求：
1. 电子工程、计算机或微电子等专业，本科以上学历；
2. 在数字设计领域有3-5年工作经验；
3. 熟悉Verilog HDL语言，熟悉ARM，AMBA总线及常用IP的原理；
4. 熟悉常用的EDA工具，理解芯片时序，测试的概念；
5. 具有ARM或者MCU项目经验者优先；
6. 具有团队精神，责任感，积极主动，沟通能力强。
MCU/CPU RTL/ SOC 验证工程师/高级工程师/经理 @上海张江 简历发 hr@hi-talent.com
职位描述：
1. Work closely with designer and architect to write comprehensive verification test plans and tests at block /IP, and full chip level.
2. Develop test benches and verification infrastructure from scratch for a MCU (Arm based) system for RTL pre silicon verification. Develop the needed regression environment and capability and own regression related tasks.
3. Use system Verilog to build and test UVM based environment at RTL and logic gate level. Environment could be used to verify Verilog code at block, full chip to do random tests and/or pre written function tests
4. Drive and participate in verification plan reviews of owned and/or other blocks
5. Generate and track coverage metrics and present to management team. File and track bugs in bug tracking tool till resolution.
6. Develop power/performance related tests to evaluate the power/performance value.
7. Will participate in FPGA development and verification on flow / board development, synthesis, and final verification.
岗位要求：
1. BSEE or MSEE (preferred) with 2+ years of directly related industry experience in ASIC/SoC/FPGA Verification.
2. Should have worked on developing/implementing test plans at the block/chip-level for a multi-million-gate complex SOC.
3. Fluent in System Verilog/C++/C, Verilog, and scripting languages. Demonstrated competency with Perl/Python scripting language(s) is desirable
4. Hands-on experience on verification methodologies in OVM/UVM with System Verilog for 2+ years, including writing environments from scratch.
5. Familiar with verification automation requirements (assertion, checker, monitor, regression …etc), scheme, development, implementation, random test development, coverage driven verification is highly desirable.
6. Silicon validation experience is good plus.
7. Good communication skills, team working spirits.
MCU/CPU 集成电路前端（数字）设计工程师/高级工程师 @上海 张江简历发 hr@hi-talent.com
职位描述：
1. 按照产品定义完成IP设计及系统设计；
2. 负责验证环境的开发和数字电路的仿真验证；
3. 负责芯片的数字流程，包括综合、STA、DFT等；
4. 开发测试向量，辅助产品的量产测试；
5. 编写IP及产品文档。
职位要求：
1. 电子工程、计算机或微电子等专业，本科以上学历；
2. 在数字设计领域有2年以上工作经验；
3. 熟悉Verilog HDL语言，熟悉ARM，AMBA总线及常用IP的原理；
4. 熟悉常用的EDA工具，理解芯片时序，测试的概念；
5. 具有ARM或者MCU项目经验者优先；
6. 具有团队精神，责任感，积极主动，沟通能力强。
MCU单片机工程师@上海张江 简历发 hr@Hi-talent.com
职位描述：
1、 负责MCU的方案设计，包括原理图设计开发与软件的实现；
2、 追踪当前热门应用方案，参与项目的立项，需求分析和讨论；
3、 编写技术文档与用户开发手册，编写应用指导文档；
4、 协助解决FAE反馈的技术问题，配合重点客户的项目开发。
职位要求：
1、 电子工程、控制技术等专业，本科以上学历；
2、 在嵌入式系统设计领域有2年以上工作经验；
3、 精通C语言，具有良好的数字和模拟电路等基础知识，会使用AD等相关画图软件；
4、 熟悉基于Cortex-M3/M0芯片 (STM32/GD32)的设计开发，熟悉嵌入式系统的搭建和调试，有UART，SPI，I2C，USB等外设的实际使用经验；
5、 熟悉KEIL，IAR等集成开发环境，可以依据硬件原理图，进行代码编写工作；
6、 大学期间有参加过校园电子设计大赛者优先，有独立的项目开发经验更佳；
7、 有蓝牙，小无线（Sub 1G）等通信方面的经验者优先；
8、 具有团队精神，责任感，积极主动，沟通能力强。
MCU高级工程师/经理@上海 简历发 iC@Hi-talent.com 微信xindejane
岗位职责:
1. 负责数字电路设计/验证/综合/时序收敛等数字前端流程
任职资格:
1. 电子或相关专业本科及以上学历，8年以上数字电路设计和验证工作经验
2. 有MCU或SOC芯片设计经验，熟悉综合与时序收敛流程
3. 有汽车MCU或SOC设计经验者佳
4. 良好的C语言编程能力，有MCU嵌入式编程经验
5. 熟悉常用EDA工具，熟悉Linux工作环境，有SH/TCL/PERL脚本编程能力
6. 了解Cortex-M系列CPU和AMBA总线协议
7. 熟悉USB/Ethernet/CAN/SDIO协议者优先考虑
8. 工作责任心强，具有团队精神，有上进心，执行力好
Digital Design Manager/Functional Safety @上海 有户口简历发 iC@Hi-talent.com 我微信xindejane
1、Lead a digital design team to architect and develop advanced MCU/MPU products in the automotive space.
2、Responsible for planning and leading embedded functional safety activities in compliance with ISO-26262 Functional Safety Standard for automotive MCU/MPU hardware design.？
3、Develop processes and standards within Huada to ensure compliance with the ISO-26262 standard and promote a safety culture within Huada design teams.
4、Work with the different teams on the design functional safety analysis, audit, guide and monitor safety activities across the MCU/MPU/SoC and the IP development teams.？
5、Responsible for developing design functional safety verification methodology, evaluating commercial tools, developing template test plan, driving pilot deployment
任职资格:
Minimum Qualifications？
1、Bachelor's degree in Engineering or higher in related field.？
2、10+ years digital design, verification, or related work experience. 3、3、5+ years of experience leading high performing digital design teams
Preferred Qualifications？
1、At least 5+ years of experience with the ISO 26262 / IEC 61508 standard？
2、Proven experience in development of automotive MCU/MPU/SoC products？
3、General knowledge in digital design process, design verification tools and techniques, ARM microcontroller/processor architecture, etc.？
4、Prior automotive experience in Domain Control Unit (DCU) and Vehicle Control Unit (VCU) will be an advantage.
5、Design verification experience (developing test plan, test bench, tests, assertions, functional and code coverage, and debugging tests and designs)？
6、Strong verbal and written communication skills
DFT/STA engineer/manager@上海 有户口 简历发 iC@Hi-talent.com 我微信xindejane
岗位职责：
1、SOC芯片DFT架构定义；
2、制定测试方案，编写测试文档；
3、完成芯片DFT可测性逻辑设计，包括SCAN、MBIST、RTL整合、STA等；
4、MBIST芯片级规划、RTL插入、验证和用例生成；
5、配合物理设计工程师完成芯片物理设计时序收敛；
6、配合测试厂完成芯片测试的调试工作。
任职要求：
1、本科以上，电子、计算机相关专业；三年以上DFT工作经验；
2、熟悉Verilog语言，能熟练完成RTL代码的可测性设计,包括:Scan、MBIST、 RTL设计、STA、ATPG等；
3、熟悉主流可测性设计EDA工具 ，如Tessent、DFT Compiler、TetraMAX、DC、NC-Verilog等；
4、熟悉LINUX操作系统，熟练使用Tcl、Perl、Shell编程语言；
5、熟悉超大规模集成电路可测性设计，具有成功流片经验；
6、热爱DFT工作，有较强的学习和分析处理问题的能力,有较好的沟通能力和团队合作精神。
7、了解芯片CP/FT测试流程者优先。
Synthesis综合/STA@上海张江有户口 简历发 ic@HI-talent.com 我微信xindejane
岗位职责：
1. 负责block与chip level Synthesis、Formal verification、STA等流程开发工作，能够理解前端设计，clock/reset结构，DFT方案，独立进行综合和时序约束工作；
2. 负责执行block与chip level Synthesis、Formal check等工作；
3. 负责完成全芯片的timing signoff和timing fix工作；
4. 交付综合后gate-level netlist及sdc给P&R，协助P&R同事解决design的timing closure问题；
5. 配合RTL designer完成RTL QA相关检查，协助修复RTL问题；
任职要求：
1. 微电子、电子工程等相关专业硕士及以上学历，要求3年或以上Synthesis/Formal/STA等相关工作经验；
2.熟练使用DC/Formality/PrimeTime/Genus/LEC/Tempus等EDA工具；
3.熟练使用tcl/perl/shell/python/makefile等工具编程，脚本能力强者优先；
4.熟悉SOC DFT设计者优先；
5.熟悉Low Power Design 设计者优先；
6. 具有良好的表达沟通能力及团队合作精神，具有较强的独立工作能力和动手能力。
数字后端@上海 简历发 hr@HI-talent.com
工作职责：
1. 根据设计需求对芯片数字部分进行布局规划
2. 完成RTL到GDS的一系列相关工作，包括DRC、LVS、DFM
3. 对芯片的可靠性进行分析与改善，包括DFT、CTS、信号完整性仿真等
4. 配合数字前端工程师完成时序优化达到时序收敛
5. 完成流片前的各项sign-off工作
职位要求：
1. 熟悉linux环境，熟练编写perl、csh、bash、tcl等脚本
2. 熟悉的ICC相关的eda工具
3. 熟悉后端完整开发流程
4. 有DFT经验优先
5. 有成功流片经验优先
6. 具有较强的学习能力、分析能力、沟通能力和团队合作精神
7. 较好的英语能力
8. 本科及以上学历，微电子、电子工程、电子信息工程或相关专业；
--
FROM 101.44.147.*