急召芯片设计/验证/中端/DFT/后端/BSP工程师/经理，可以on-site北京，上海或者武汉，超大规模7nm芯片，服务器和人工智能方向，预计3～5年上市的芯片初创公司，JD如下：
有兴趣请站内联系 或者 将简历发送到 microsoc@163.com
一.资深IC设计工程师/经理
职位描述:
1.负责超大规模SOC芯片的设计工作;
2.负责关键IP设计和核心算法实现;
3.负责SOC设计与子系统集成任务;
4.主导架构设计，对接软硬联合调试;
5.对接或辅助DFT设计、芯片测试及量产、验证等.
任职要求:
1.具有3年以上数字芯片的设计经验;
2.熟练掌握Verilog, 具有独立设计较大规模数字电路的能力;
3.熟悉IC开发流程, 会使用Spyglass/Lint, DC,PT等EDA工具;
4.加分项:具有SOC总线或者TOP的设计经验;
5.加分项:具有CPU/DSP设计经验;
6.加分项:具有外围高速接口设计经验;
7.加分项:具有多款SoC芯片的流片经验;
8.加分项:具有带领团队的经验;
9.良好的沟通能力，积极主动，有责任心.
二.资深高速接口设计工程师/专家
职位描述:
1.负责关键高速接口IP设计/集成, 评估和分析优化;
2.参与芯片架构设计，对接软硬联合调试，PISI分析等;
3.对高速接口模块进行SignOff质量把关.
任职要求:
1.具有2年以上数字芯片的设计经验;
2.熟练掌握Verilog, 熟悉IC开发流程;
3.熟悉DDR或者PCIE接口的规范和协议;
4.具有DDR或者PCIE/SERDES IP的设计经验或者集成调试经验;
5.加分项: 具有高速接口IP的量产经验;
6.良好的沟通能力，积极主动，有责任心.
三.资深IC验证工程师/经理
职位描述:
1.负责超大规模SOC芯片的验证工作;
2.主导制定验证计划，搭建并不断完善和改进验证环境;
3.编写或Review Checklist，不断完善Checklist集，确保验证质量;
4.参与设计讨论并Review设计方案，对接软硬联合验证;
5.负责或参与FPGA和Palladium的原型验证开发等.
任职要求:
1.具有3年以上数字芯片的验证经验;
2.熟练掌握Verilog, C/C++/SV等语言;
3.能独立搭建SoC或复杂IP的验证环境;
4.加分项:具有FPGA 或Palladium等原型验证经验;
5.加分项:具有CPU/DSP/MCU模块的验证经验;
6.加分项:具有外围高速接口模块的验证经验;
7.加分项:具有多款SOC芯片的流片经验;
8.加分项:具有带领团队的经验;
9.良好的沟通能力，积极主动，有责任心.
四.IC设计工程师
职位描述:
1.负责超大规模SOC芯片的设计工作;
2.负责IP设计和算法实现;
3.负责SOC设计与IP集成任务;
4.参与架构设计，参与软硬联合调试;
5.辅助DFT设计、芯片测试及量产、验证等.
任职要求:
1.具有1年以上数字芯片的设计经验;
2.熟练掌握Verilog,具有独立设计数字电路模块的能力;
3.熟悉IC开发流程, 会使用Spyglass/Lint, DC,PT等EDA工具;
4.加分项:具有SOC总线设计经验;
5.加分项:具有CPU/DSP设计经验;
6.加分项:具有外围高速接口设计经验;
7.良好的沟通能力，积极主动，有责任心.
五.IC验证工程师
职位描述:
1.负责超大规模SOC芯片的验证工作;
2.搭建和维护验证环境;
3.制定验证计划，编写测试向量;
4.参与设计讨论，参与软硬联合调试;
5.参与FPGA和Palladium的原型验证开发等.
任职要求:
1.具有1年以上数字芯片的验证经验;
2.熟练掌握Verilog, C/C++/SV等语言;
3.能独立搭建SoC/IP验证环境;
4.加分项:具有FPGA 或Palladium等原型验证经验;
5.加分项:具有CPU/DSP/MCU模块的验证经验;
6.加分项:具有外围高速接口模块的验证经验;
7.良好的沟通能力，积极主动，有责任心.
六.芯片中端设计工程师/主管
职位描述:
1.负责超大规模SoC芯片综合, STA/Power Signoff, DFT设计工作或其中一项;
2.包括Stack-at, At-speed, N-tree, functional-test Memory BIST and Repair等测试;
3.负责芯片量产CP，FT，SLT等ATE测试.
任职要求:
1.掌握中端设计流程，熟练使用中端流程常用EDA工具;
2.加分项: 具有7nm工艺或者大规模芯片的中端设计经验;
3.加分项: 具有时序/功耗signoff&评估分析和优化经验;
4.加分项: 具有1年以上工作经验，具有芯片流片经验;
5.加分项: 具有DFT设计和实践经验;
6.良好的沟通能力，积极主动，有责任心.
七.芯片后端物理设计工程师/主管
职位描述:
1.负责超大规模SoC芯片从Netlist到GDSII的后端物理设计工作;
2.包括P&R流程: Floorplan, Place, CTS, Route等;
3.包括BUMP设计和对接封装设计与PI/SI设计;
4.包括STA时序优化,收敛和检查;
5.包括芯片Sign-Off验证检查工作: DRC,LVS, IR-Drop,Power分析等.
任职要求:
1.熟练使用P&R 等EDA工具;
2.掌握时序分析检查和优化;
3.加分项: 具有7nm工艺或者大规模芯片的物理设计经验;
4.加分项: 具有功耗评估分析和优化经验;
5.加分项: 具有1年以上工作经验，具有芯片流片经验;
6.良好的沟通能力，积极主动，有责任心.
八.嵌入式软件工程师
职责描述:
1.负责RISC-V系统的嵌入式软件开发;
2.BootLoader的定制化开发;
3.负责操作系统的移植和硬件驱动程序的开发;
4.负责产品中应用级/内核级架构设计及功能划分;
5.硬件加速算法研究.
任职要求:
1.通信、电子相关专业，本科以上学历，2年以上工作经验;
3.熟悉嵌入式Linux/Vxwork等系统架构, 并具备相应的开发经验;
4.有过国产操作系统项目经验的优先;
5.熟悉C\C++汇编等程序设计语言.
九.IC设计工程师(校招应届生)
职位描述:
1.参与/负责IP设计和算法实现;
2.参与/负责超大规模SOC芯片的设计工作;
3.参与/负责SOC设计与IP集成任务;
4.参与架构设计,参与软硬联合调试;
5.辅助和对接算法,软件,验证,DFT,流程等.
任职要求:
1.理工科相关专业或者具有相关课题经验;
2.具有使用Verilog描述电路模块的能力;
3.熟悉IC开发基本流程,会使用设计相关的EDA工具;
4.具有良好的沟通能力,积极主动,有责任心.
十.IC验证工程师(校招应届生)
职位描述:
1.参与/负责关键IP或模块的验证工作;
2.参与/负责超大规模SOC芯片的验证工作;
3.制定验证计划,搭建和维护验证环境;
4.编写测试向量,并完成功能验证,代码覆盖率检查等;
5.参与设计讨论,参与软硬联合调试;
6.参与FPGA和Palladium的原型验证开发等.
任职要求:
1.理工科相关专业或者具有相关课题经验;
2.熟悉Verilog,C/C++/SV等语言优先;
3.了解UVM/验证方法学,熟悉VCS等仿真工具者优先;
4.了解FPGA/Palladium等原型验证者优先;
5.了解CPU/MCU等处理器和架构者优先;
6.具有良好的沟通能力,积极主动,有责任心.
三.算法工程师(校招/社招)
职位描述:
1.参与/负责芯片的算法/架构设计工作;
2.参与/负责计算加速类算法的理解和分析,改进和优化;
3.参与/负责输出算法方案, 并对算法进行仿真/模拟.
任职要求:
1.理工科相关专业或者具有相关课题经验;
2.熟悉一种或多种编程语言,具有较强的代码阅读,理解和编写能力;
3.具有实际项目/课题经验者优先;
4.具有算法RTL实现经验者优先;
5.具有良好的沟通能力,积极主动,有责任心.
--
修改:microgood FROM 124.126.213.*
FROM 124.126.213.*