专注IC的猎头  微信：361261541   电话：18572832696
  
手上有数十家IC设计公司的职位,包括架构、数字设计、验证、数字综合/实现、DFT、后端、模拟设计、软件等等，地点包括一二线城市，且职位持续新增，欢迎联络。

-----------------------------分割线------------------------------

苏州部分职位list：

模拟设计工程师/经理：存储    
数字设计工程师/经理：存储  
模拟设计工程师：ADC/DAC, LDO/DCDC, POR, BOR, Band-gap, various amplifiers, PLL/DLL
验证工程师：PCIE, SATA, MIPI等高速接口IP验证
DFT
芯片设计
模拟设计：PMU/LDO/ADC/DAC/IRC等模拟IP
芯片验证
CPU验证
模拟设计专家：至少精通MIPI D-PHY，M-PHY，PCIE，DDR，USB，HDMI，Serdes，PLL等某一个领域
Synthesis/STA Timing Engineer

----------------------------------分割线----------------------------------------


具体JD（部分）

模拟设计专家
工作职责：
1、负责完成模拟IP的架构设计及规格制定
2、负责完成相关模拟IP模块的建模、设计、仿真、验证和调试工作
3、负责模拟IP模块的关键技术攻关与技术竞争力分析
4、指导完成模拟IP的设计验证、版图规划、系统集成及测试方案等
5、撰写详细的设计文档
岗位要求：
1、微电子及电子类相关专业，本科及以上学历
2、八年以上（硕士）、十年以上（本科）模拟、混合信号 IP 设计经验，熟悉先进工艺下的高速IP设计，至少精通MIPI D-PHY，M-PHY，PCIE，DDR，USB，HDMI，Serdes，PLL等某一个领域
3、熟悉先进工艺节点的芯片设计及开发流程
4、有系统建模能力，有模拟IP行为级建模经验优先

模拟ic设计工程师
岗位描述：
负责PMU/LDO/ADC/DAC/IRC等模拟IP的设计和验证，负责版图设计的检查，负责IP集成的沟通。
岗位要求：
1. 对模拟电路有比较深的认识与理解，能指导后端设计；
2. 有过高速接口设计经验优先考虑
3. 有过std-cell/sram等建库经验优先考虑；
4. 有过RF/RFID设计经验优先考虑；
5.具有很强的责任心、团队协作能力；

模拟电路设计工程师/经理/总监
职责：
1.设计研发SPI NOR Flash Memory中用到的模拟电路模块，包括带隙基准电路，LDO电路，电荷泵电路以及其他模拟电路；
2.完成模拟电路模块的仿真验证工作；
3.对版图工程师进行必要的协助和指导。
岗位要求：
1.3年以上模拟电路或混合信号电路设计经验；
2.在模拟电路设计，仿真，版图方面具有丰富经验；
3.熟练使用EDA工具；
4.大学本科以上学历，电子工程、微电子或相关专业。

Analog IP，Senior Analog Design Engineer
1. Will work on the following analog IPs but not limit to: ADC/DAC, LDO/DCDC, POR, BOR, Band-gap, various amplifiers, PLL/DLL and high speed interface design
2. Be responsible for schematic capture, simulation, test plan, DK generation and bench verification/characterizations.
3. Escort and instruct layout designers to complete physical implementations
4. Ensure database integrity before any release.
5. Execute any project assignment in the timing manner.
6. Follow company’s quality standards during any project execution
1. At least 3 or more years of analog circuit design experience with MS in EE or Physics (more senior levels will also be considered)
2. Willing to work as an active team player with group’s goal in mind.
3. Familiar with SPICE simulations including Monte-Carlo analysis.
4. Strong knowledge in physical layout and component’s parasitic effects.
5. Knowledge with process and device physics is a plus.
6. Acceptable communication skill in written and spoken English.

SOC Design Engineer
Job Description：
Understanding the digital designs(Chip & IP);
Designing chip Arch(Including Bus, Clock, IO_MUX, Power Domain, etc);
Writing SDC and UPF;
Running RTL and gate level simulation and regression;
Coworking with Verification team, BE team and FPGA team;
Job Qualification：
Minmum of 5 years digital design experience;
Familiar with design languages(verilog, System Verilog, SVA etc.);
Familiar with Simulation & Debug Tools(VCS, Verdi, etc.);
Familiar with Synthesis Tools(DC or RC.);
Familiar with ASIC Design Flow;
Scripting skills (perl, tcl, makefile, Python etc.) is a plus;
Knowledge in low power design is a plus;
Knowledge in STA is a plus;
Location:
Shanghai or Suzhou or Hefei



IC设计工程师 岗位职责：从事SOC芯片研发工作，包括设计，验证，综合和测试等。
职位要求：
1、 电子工程，微电子或相关专业本科及以上学历；
2、 熟练掌握Verilog，熟悉C语言；
3、 熟悉SoC/FPGA设计整合验证流程，熟练使用EDA工具；
4、 熟悉RISC CPU，例如ARM，MIPS，PowerPC等；
5、 熟悉AMBA总线协议；
6、 有SoC成功设计流片经验者优先考虑；
7、 熟悉以下协议之一的优先录取：
a） USB
b）SD/EMMC
c） PCIE
d） DDR
e） MIPI


DFT设计工程师 北京/上海/成都/苏州
工作职责：
SoC DFT (DFT design for Test/DFD design for debug) 架构设计、前端设计、代码集成
任职要求：
1. 熟练掌握Verilog
2. 熟悉C/C++和基本脚本语言
3. 熟悉计算机体系结构
4. 熟悉AMBA AXI3/AXI4总线协议
5. 具备SoC或者模块级验证经验
6. 熟悉VCS、DC等常用工具
7. 熟悉DFT测试原理优先
8. 熟悉AXI/JTAG/IJTAG优先
9. 有SoC级Debug相关设计经验＜coresight等＞的优先
10. 了解CPU 体系结构，微指令等优先



数字设计工程师/经理/总监
1.负责存储类芯片SPI NOR Flash Logic模块及Fullchip的RTL级、网表级功能仿真和验证；
2.根据项目要求和 Design Spec制定功能覆盖率，并根据code coverage补充完善测试向量测试等。
岗位要求：
1.数字前端设计及验证相关工作经验5年以上，有SPI NOR Flash逻辑设计经验者尤佳；
2.熟悉VHDL/Verilog/SystemVerilog等硬件描述语言，熟悉功能覆盖和随机测试等；
3.熟练使用仿真和调试工具，如VCS、NCSIM、Verdi等EDA Tool；
4.掌握至少一种脚本语言，如Shell、Perl、TCL、Makefile、Python等；



SoC，Sr. Verification Engineer
Shanghai
Suzhou
1.understanding the digital designs(Chip & IP);
2.Developing verification and regression plans;
3.Designing and developing verification environment;
4.Running RTL and gate level simulation/regression;
5.Coworking with Design&FPGA team;
6.Code/functional coverage development, analysis and closure;
1.Minmum of 5 years verification experience;
2.Knowledge in asic design process and verification tools/env (UVM);
3.Familiar with design and verification languages(verilog, System Verilog, SVA etc.);
4.Familiar with Simulation & Debug Tools(VCS, Verdi, etc.);
5.Familiar with ASIC Design Flow;
6.Scripting skills (perl, tcl, makefile, Python etc.) is a plus;
7.Experience in SOC chip level verification, including test plan and testbench development, test case development;
8.Additional qualifications include: 9.Good IC verification skills and basic knowledge of logic or circuit desing, good communication and problem solving skills;


CPU验证
岗位职责：
1 开发处理器核、多核以及模块级验证环境
2 制定验证计划
3 开发/运行/调试测试用例以及功能覆盖点
4 使用多种验证工具、平台，例如形式化验证工具，Emulator
5 开发/维护仿真测试平台基础设施
所需技能：
1 计算机科学、计算机工程或电子工程等相关专业学位
2 有以下至少一项经验
- 计算机体系结构知识
- 验证环境开发，如UVM/OVM
- 编写测试用例，开发检查器，覆盖率分析，错误调试，错误原因分析
- 形式化验证
- 指令集模拟器
- 汇编语言编程，随机指令序列生成器，系统底层软件
3 熟悉以下至少一种编程语言：C/C++, Perl, Python, Ruby
--
FROM 59.174.150.*