专注IC的猎头  微信：361261541    
          
手上有数十家IC设计公司的职位,包括架构、数字设计、验证、数字综合/实现、DFT、后端、模拟设计、软件等等，地点包括一二线城市。
    
职位没有一一发布在招聘平台，欢迎问询。


-------------有灵魂的分割线-------------------------
西安  目前手上有6家IC设计公司的职位  包括大厂   创业公司  老牌IC设计公司等

SoC芯片设计专家/高级专家
模拟设计工程师/专家
数字前端工程师
IC中端综合/STA工程师
芯片验证工程师
数字后端工程师
CPU设计工程师

-------------有灵魂的分割线-------------------------


SoC芯片设计专家/高级专家-西安

岗位描述
1. 针对数据中心业务需求，与市场/架构及其他团队合作， 设计和实现业务相匹配的大规模SOC产品。
1. 负责微架构文档和代码工作，和其他团队协作，完成功能验证/时序优化以及 post silicon的测试工作。
3. 确保前端交付的各项质量检查。

1. Target datacenter business, work with market/architecture team, design and implement large scale SOC product.
2. Takes charge of micro architect specification and rtl coding, and co-work for verification, timing closure and post silicon bring up and debug works
3. Own front-end design quality checks and reviews for high-quality delivery.
岗位要求
芯片设计师需相关本科专业，加上至少5年以上ASIC经验, 或是硕士研究生专业，两年工作经验。并满足以下一个或多个方向
1. 熟悉芯片设计流程，并有参与流片的经验。
2. 熟悉RTL综合, Floorplan 到后端时序收敛的流程。
3. 熟悉设计验证主流工具以及具备一定的脚本能力。
4. 熟悉主要总线协议, CPU, Cache，Cache coherence ，以及常用数字 IP, PCIe，DDR，SerDes, Phy，参与过芯片顶层整合，大型芯片设计经验者优先。
5. 具有clock reset generator 设计经验，熟悉异步接口电路处理方法
6. 问题解决能力强而且全面, 具优秀团队沟通协作能力。

ASIC Design Engineer should have related B.S. with 5+ years of ASIC expericne, or M.S.EE with 2+ years, and satisfy one of the following qualification sets.
1. Familiar the full flows of ASIC design and participated the actual tapeout process.
2. Familiar the RTL synthesis, Floorplan to timing closure with the process technology.
3. Familiar to design and verification tools and scripting language.
4. Faimilar Bus protocol, CPU, Cache，Cache coherence，knowledgable about digital IP, PCIe，DDR，SerDes, Phy, participated the chip integration, Server grade design will be a plus.
5. Hands on experiences with Clock Reset generation, faimilar with async-interface desgin
5. Strong problem solving abilities. Great communication and collaboration skills to interact with other team members.



模拟设计专家-

岗位描述
The candidate will be the major interface to the IO analog/mixed signal design team or vendor. The candidate will be responsible for defining, implementing, and delivering fully functional and production ready chip IO Serdes infrastructure such as PCIE and DDR PHY, Die-to-Die interconnect. Detailed responsibilities include:

All IOs and analog/mixed-signal hard IPs evaluation, selection and integration.
Work with IP design team/IP vender on design review, quality control, schedule management.
Participate in the IO related physical design, provide IO timing constraints for all related interfaces. Drive the mixed-signal IP integration
Participate in the packaging design and focus on Serdes and Die-to-Die interconnect related issues.
Tape-out review sign-offs, including Serdes PHY, DDRx PHY, PLL, Die-to-Die interconnect, Sensors.
In Silicon bring up, coordinate the effort between system team, silicon team and IP vendors in bring up high speed IO interfaces, debug and resolve IP and hard IP issues
岗位要求
Minimum MSEE with 8+ years or Ph.D. with 5+ years of relevant industry experience.
Deep understanding of mixed signal high speed IO/PAD, DDRx PHY, and Serdes PHY design and architectures
Must have hands-on experience of successful design and tape out high quality IO subsystem, PHY, PLL and another analog IP.
Direct experience in PHY and Serdes bring up, debug and characterization using lab equipment.
Self-driven, excellent problem solving and analytical skills, good communication skills and a strong team player.
Local and international travel may be required.



SOC验证工程师
工作职责
1. 承担SoC系统级、模块级验证
2. 根据项目需求制定相应的验证计划，验证方案等
3. 搭建验证环境完成SoC/IP功能验证、门级验证
4. 熟悉UVM验证环境，能够独立完成验证用例开发
5. 严格遵循开发流程和规范，确保开发工作按时按质完成
任职资格
1. 熟悉验证流程，具备SoC或复杂IP的验证经验
2. 精通System Verilog和UVM验证方法学
3. 熟悉Perl，Makefile，python等脚本语言
4. 熟悉AMBA AHB/AXI/APB 协议
5. 熟悉各种常用低速外设，比如I2C,UART等
5. 有DDR/PCIE/USB验证经验者尤佳



综合/DFT 前端设计工程师
工作职责：
1. 负责 SOC 芯片的 synthesis、 formal check、sta
2. 负责 SOC 芯片可测性设计与验证，包括 MBIST & BSD、SCAN & ATPG
岗位要求：
1. 微电子/通讯类相关专业本科及以上学历，2 年以上相关工作经验
2. 熟练使用 verilog，熟悉综合/DFT 理论和方法，有大规模芯片成功投片经验
者优先
3. 熟练使用 Design compiler、Formality、Primetime，有 Mentor tessent 工
具使用经验优先
4. 熟练使用 linux 操作系统，能够掌握一种脚本语言，包括 Tcl，Perl，Python
等
5.有良好的团队合作精神和沟通能力。



IC中端综合/STA工程师(西安)
职位描述
工作职责：
1.完成RTL代码到Netlist的综合实现，相关时序分析
2.完成RTL vs. Netlist等效性检查（LEC/Formality）
3.开发RTL2GDS中综合，STA相关的流程和方法学
任职资格：
1.电子/电路/微电子/自动化/计算机/物理等专业本科及以上学历，三年以上相关工作经验
2.熟悉时序约束的生成和检查
3.熟练使用Design Compiler实现模块和芯片级综合
4.熟练使用LEC/Formality完成等效性检查
5.熟练使用PT完成STA分析和时序收敛
6.熟悉综合中的scan insertion相关流程和技术
7.有高速CPU/DDR/PCIE等相关时序收敛和迭代经验优先
8.有16nm及以下工艺的大规模芯片流片经验优先
9.TCL/SHELL/Perl/python相关经验


IC设计工程师
职责描述 ：
1、实现系统要求分析,对设计进行模块分割、接口定义；
2、负责算法映射与芯片架构探索；
3、 RTL设计实现；基于面积、时序要求的优化设计；设计报告编写。
4、基于验证结果，分析排错；
5、负责相关文档、报告的撰写、归档。
经验技能及其他要求：
1、熟练操作计算机、前端EDA工具；
2、熟悉微处理器体系结构，熟悉面向硬件架构的算法映射，熟练掌握面向实现的RTL级设计；
3、熟练掌握数字电路设计、数字电路综合技术；
4、能够针对RTL/netlist进行时序、功耗、面积和电路性能的优化；
5、熟练掌握verilog/VHDL等硬件描述语言，善于学习；
6、熟悉PCIE、SATA、DDR等，熟悉AXI/APB/AHB等总线协议。
7、需要相关工作经验5年以上。


数字 IC 后端设计工程师
招聘要求:
1、完成数字后端 block/top 级 netlist2gds 物理设计工作（包括 floorplan、powerplan、
placement、cts、routing 等）
2、负责模块/芯片级 pv 验证，pa 分析，时序收敛；
3、协助优化完善数字后端设计流程；
4、电子通信类相关专业，本科以上学历；2 年以上相关设计经验；
5、精通以下领域的一项或多项（ pr 物理实现，pv 物理验证，功耗分析，时序优化）；
6、熟悉 Unix/linux 操作系统，具备一定的 perl/tcl/shell 脚本编程能力；



数字IC设计工程师
职位说明：
1、参与芯片设计架构定义和设计规范的制定；
2、独立开发有难度的数字电路模块，负责模块的规格定义、架构设计、RTL编码、仿真和综合；
3、进行芯片级验证，参与SoC芯片的集成，实现；
4、帮助初级工程师解决技术问题。
5、提供技术支持；
任职要求：
1、微电子及其相关专业，本科以上学历，3年以上工作经验；
2、掌握多个IP模块知识：CPU/DSP、AMBA、DDR/SDRAM、video (HEVC, MIPI…)、parallel/serial peripheral module、DMA、interrupt、timer、GPIO；
3、精通数字电路设计，数字设计全流程及EDA工具；
4、做为核心成员，有一次以上成功流片经验；
5、有Floorplan、Synthesis、STA、Formality、CDC、Power Analysis经验；
--
FROM 59.174.150.*