假设有一个逻辑，有两种工作模式，每个模式的critical path不一样长，所以时钟频率
也不一样
举例：
模式1，此时critical path是4ns，周期是4ns
模式2，此时critical path是5ns，周期是5ns
注意两个模式的critical path是不同的逻辑，只在自己所在的模式下才有意义
假设先在模式1工作100个周期，再在模式2工作100个周期，如此反复
应该如何设计呢？
想到的方案有：multi cycle
只用一个1ns的时钟，在模式1下的critical path设为multicycle为4，在模式2下的cri
tical path设为multicycle为5
请大家帮忙看看还有什么其他方案么？
--
修改:Xaoyao FROM 101.87.107.*
FROM 101.87.107.*