Job Description
1.参与手机芯片DFT(Design-For-Test)架构规划, design, implementation, ATPG, pattern simulation等。
2.负责产生SCAN/MBIST相关constraint文件，和其他团队合作，完成芯片设计过程中相关的Timing/Power-IR分析和收敛。
3.负责产生测试向量，解决量产中出现的良率问题。
4.负责DFT架构优化和覆盖率优化，解决量产后DPPM问题。


Requirement
1.精通Verilog HDL硬件描述语言，熟悉ASIC前端设计流程；
2.熟悉脚本开发，例如TCL，Perl，Python等；
3.熟悉DFT电路结构，包括SCAN,MBIST；
4.熟练使用Synopsys DFTC/Mentor EDT等DFT EDA工具，掌握可测性设计理论知识和概念；
5.具备高可靠性或低DPPM芯片DFT设计经验者优先；
6.具备综合/静态时序分析（STA）等integration经验者优先；

有意站内或将简历发至以下邮箱:italyydl@163.com。感谢！
--
FROM 1.203.163.*