以本地中的经验来看不是很靠谱，虽然180M不算什么高频
除了驱动强度的问题，外部直接灌入时钟，clk的信号质量很差，如果内部还集成了模拟IP，噪声的影响不可忽视
建议弄个低频时钟进去PLL倍频然后再送到时钟树
实验性质芯片的话可以两种方案都试试


【 在 kinkinkids 的大作中提到: 】
: BGA封装芯片，
: 主频达到180MHz，
: 焊接在上位机的socket上，
: ...................
--
FROM 219.144.184.*