你要知道，存储里面的三维堆叠，和逻辑芯片里的三维堆叠，是两种东西。整个日本，没有28纳米以下的工艺。而逻辑三维工艺，是1.5纳米工艺之后继续微细化的办法。索尼不可能有逻辑三维工艺。黄汉森的逻辑芯片管芯多层堆叠，层间导线键合密度在实验室阶段就已经达到每平方毫米10000根以上了。




【 在 kits 的大作中提到: 】
: 给你看一下ISSCC 2021年 sony的讲演，它使用了3层芯片的堆栈，所有sony商标带stack的，都说明使用了这个工艺。顺带说一下，三星，台积电都有这个工艺。这并不是什么新鲜玩意。[img=https://static.mysmth.net/nForum/att/METech/416311/650/middle][img=https://static.mysmth.net/nForum/att/METech/416311/108589/middle]

来自 NOH-AN00
--
修改:ann1122 FROM 218.249.201.*
FROM 114.254.2.*